Virtex5とVirtex6のRocketIOのクロッキングの違い

今回新たに使用することになったVirtex-6

FPGA間の通信をAuroraにて接続していたのですが、
CHANNEL_UPもLANE_UPも立たない…

なぜか…と思っていろいろ見ていると、
Virtex-5とVirtex-6とではクロッキングが異なるようです。

Virtex-5の場合、
TXOUTCLKはラインレートの1/10でした。
それからDCMでx1のSYNC_CLKとx1/2のUSER_CLKを生成して
AuroraのSYNC_CLK、USER_CLKに接続していました。

一方、Virtex-6の場合、
TXOUTCLKはラインレートの1/20。
MMCMからはx1のSYNC_CLKとx1のUSER_CLKを生成して、
Auroraの各ポートに接続するようです。

DCM(MMCM)はCOREGenで作ったものではなく、自分で作ったものを使用していて、
Virtex-5のときと同じだと思い込んでいたので、クロックの接続が誤っていたためリンクしなかったということが判明しました。

タグ：FPGA